Транзисторні логічні елементи

Основою для біполярних цифрових І С є багатоеміторний транзистор, який забезпечує реалізацію логічних операцій І та АБО. Він використовується у вхідних ланцюгах мікросхем, а разом із звичайним транзистором-інвертором утворює базову логічну схему. Цифрові ІС, в яких для логічних операцій І та АБО використовуються многоеміттерного транзистори, а для операції НЕ – транзисторний інвертор, отримали назву транзисторних-транзисторної логіки або скорочено ТТЛ.

На рис. 3.9 показана найпростіша схема ТТЛ. Якщо на всі входи транзистора VT1 подано високий потенціал, то все відсутні. Зауважимо, що полярність джерела живлення £ / ип – пряма для р-n-переходу база-колектор транзистора VT1, і цей

перехід залишається відкритим. Тому по ланцюгу * Um-Ri ~ база VT1-колектор VT1-база VT2-емітер VT2-корпус »тече струм / Б нас, який відкриває і вводить в насичення

транзистор VT2.

Так як VT2 і R2 представляють інвертор (див. Рис. 3.6, а), при насиченому VT2 на виході схеми утворюється сигнал О, бо потенціал UBMX виявиться близьким до низького потенціалу корпусу. Опір резистора Rt підібрано так, щоб за рахунок падіння напруги на ньому від струму / Б нас транзистора VT2 потенціал точки а (бази транзистора VT1) був би нижчий, ніж + t / BX, і емітери VT1 ​​залишалися б замкненими.

При подачі низького потенціалу 0 хоча б на один із входів відкривається р-я-перехід цього емітера, з’являється значний струм / е, який створює на R ^ падіння напруги IqR19 майже цілком уравновешивающее UHn. Потенціал точки а наближається до нульового потенціалу корпусу, в результаті чого різниця потенціалів між базою і емітером транзистора VT2 стає близькою до нуля, струм / Б транзистора VT2 припиняється і він переключається в режим відсічення. В результаті потенціал С / вих «UHn. Таким чином, у позитивній логіці, коли за логічну одиницю прийнятий високий рівень напруги, многоеміт-терний транзистор VT1 виконує операцію І, а транзистор VT2 з резистором R2 – операцію НЕ, реалізуючи таким чином базис І-НЕ. У негативній логіці, коли за логічну одиницю приймається низький рівень напруги. У схемі складного інвертора у вихідному каскаді застосований складовою емітерний повторювач, що складається з транзисторів V73 і V75. Тепер струм навантаження створюється транзистором VT5. Струм емітера транзистора V73 є струмом бази для транзистора VT5, тому він може бути в ß5 разів менше струму навантаження (ß5 – коефіцієнт передачі струму транзистора V75). Струм через резистор R2 тепер є струмом бази для транзистора VTS і може бути менше його емітерного струму в р3 раз (р3 – коефіцієнт передачі струму транзистора V73). Таким чином, струм через резистор R2 може бути менше струму навантаження в ß3 • ß5 раз. Струм відкритого транзистора VT2 в схемі складного інвертора, так само як і в схемі звичайного інвертора, забезпечує рівень логічного нуля. Але тепер він може бути набагато менше. Він повинен лише забезпечувати відкритий стан транзистора VT4, який забезпечує на виході схеми потенціал, близький до потенціалу корпусу. Каскад, що складається з транзистора VT6 і резисторів R4, Rq, необхідний для прискореного включення транзистора VTA. У момент перемикання схеми зі стану логічного одиниці в стан логічного нуля транзистори VT2, VT4 і V76 закриті і перехід база-емітер транзистора VT6 має високий опір. Опір транзистора VT6, висока на початку перехідного процесу, складається з опором R4, і емітерний струм транзистора VT2 на їх загальному опорі створює збільшене падіння напруги, яка швидше відкриває транзистор VTA.

У момент вимкнення транзисторів при переході з логічного нуля до логічної одиниці транзистор VT6 відкритий, що дозволяє транзистору VT2 швидше перейти в замкнений стан.

Посилання на основну публікацію