НВІС програмованої логіки «система на кристалі»

Сучасний рівень розвитку технології виробництва інтегральних мікросхем дозволяє розмістити в одному кристалі ПЛІС кілька мільйонів елементарних логічних схем типу «2І-НІ», «2 АБО-НІ», при цьому тактова частота роботи НВІС може досягати 1 ГГц і більше. При таких можливостях в одному кристалі можна розмістити цілу цифрову систему. Це може бути процесор, пам’ять або інтерфейсний пристрій.

Незважаючи на велику функціональна різноманітність в цифрових системах самого різного призначення, є, проте, функціональні вузли, притаманні всім пристроям. Для реалізації цих вузлів, звичайно, можна використовувати і звичайні засоби програмованої логіки. Але набагато ефективніше їх побудова на основі спеціалізованих областей, виділених на кристалі для виконання заздалегідь визначених функцій. Ці області звуться апаратних ядер. Найочевиднішими функціональними вузлами, без яких не може бути побудована більшість цифрових систем, є вузли, що здійснюють обчислювальну обробку – суматори і, особливо, умножители. Реалізація системи цифрової обробки інформації також неможлива без ОЗУ. На прикладі цього вузла найбільш очевидними стають переваги підходу до реалізації НВІС з використанням апаратних ядер. Так, апаратне ядро ​​ОЗУ ємністю 256-512 біт займає площу на кристалі, в десять разів меншу, ніж площа, яка потрібна була б для синтезу такого ж ОЗУ засобами звичайної програмованої логіки. Крім того, при цьому в кілька разів підвищується швидкодія такого ОЗУ. Ядра, призначені для реалізації ОЗУ, виконуються з невеликою ємністю. Хоча існують системи, що вимагають великих обсягів пам’яті, робити апаратні ядра ОЗУ великої ємності економічно недоцільно, оскільки це різко знижує ступінь універсальності таких НВІС і звужує ринок їх збуту.

Також у вигляді апаратних ядер ефективно реалізуються такі спеціалізовані вузли, як апаратні розумно-жителі. Так, помножувач двох 8-бітних слів займає

площу, рівну 1/5 площі, що вимагається для реалізації такого ж помножувача за допомогою логічних блоків FPGA. Але найефективнішим напрямком успішного застосування апаратних ядер є інтерфейсні вузли, контролери і процесори.

Основою для реалізації НВІС «система на кристалі» стало направлення FPGA. Багато фахівців стали дистанціювати НВІС з апаратними ядрами як новий вид архітектури, проте самі фірми – виробники ПЛІС позначили їх як вдосконалені НВІС з архітектурою FPGA. І якщо раніше до складу мікросхеми FPGA входили, головним чином, ЛБ і БВВ, то тепер користувачам пропонується і цілий ряд інших функціональних вузлів, виконаних у вигляді апаратних ядер.

Розглянемо ряд сучасних мікросхем FPGA на прикладі ряду НВІС фірми Altera, яка поряд з іншою фірмою Xtlinx займає до 86% світового ринку ПЛІС. Фірма пропонує три сімейства НВІС FPGA: Stratix, Аггіа і Cyclone. Перші ПЛІС сімейства Stratix були анонсовані в 2002 р і виконувалися по 120 нм технологічному процесу. Останні (станом на 2012 р) ПЛІС сімейства Stratix, випущені в 2010 році, виконувалися вже по технології 28 нм. Логічна ємність цих НВІС становить близько 1 млн еквівалентних логічних елементів. Крім логічних блоків мікросхеми цього сімейства містять апаратні блоки контролерів інтерфейсів і зовнішньої пам’яті, блоки вбудованого ОЗУ, апаратні блоки для цифрової обробки сигналів (DSP-блоки – digital signal processor) змінної точності. Для прийому і передачі високошвидкісних (одиниці гігагерц) цифрових сигналів в мікросхемах є блоки приймачів (трансиверів), що працюють з різними протоколами.

Перші НВІС сімейства Arria з’явилися в 2007 р і реа-лізовивалісь на базі технології 90 нм, останні НВІС реалізовані вже за технологією 28 нм. Це сімейство ставляться до ПЛІС середнього діапазону і призначені для вирішення телекомунікаційних задач з підвищеними вимогами по вартості і енергоспоживанню. Ці мікросхеми мають той же набір блоків, що і ПЛІС сімейства Stratix. Крім цього, в останнього підродини Arria V, випущеного в 2011 р, є апаратний процесорний блок, основою якого є двоядерний процесор ARM Cortex А9, і блоки тактирования.

Для вирішення широкого кола завдань випускаються недорогі мікросхеми сімейства Cyclone, також забезпечують низьке енергоспоживання і мають у своєму складі той же набір блоків. Перші НВІС цього сімейства, реалізовані за технологією 0,18 мкм, були випущені в 2002 р На сьогодні фірмою Altera пропонується п’ять підродин Cyclone, останнє з яких Cyclone V з’явилося в 2011 р і реалізовано за технологією 28 нм. Незважаючи на низьку вартість, мікросхеми містять необхідний набір функціональних блоків для реалізації на їх основі цілої цифрової системи. Щоб наочно уявити обчислювальну потужність цих НВІС, перерахуємо весь набір ресурсів, що надаються розробникові цифрової системи мікросхемою Cyclone VSTD6:

• 41509 адаптивних логічних модулів;

• 110 000 еквівалентних логічних елементів;

• 166036 тригерів;

• 514 блоків вбудованого ОЗУ;

• вбудоване ОЗУ об’ємом 5140 Кбіт;

• 512 математичних блоків обробки цифрових сигналів;

• 224 помножувача 18×18;

• двоядерний процесорний блок ARM Cortex-А9;

• 9 трансиверів зі швидкістю передачі 9 Гбіт / с;

• контролер зовнішньої пам’яті;

• 2 контролера PCI Express.

Посилання на основну публікацію